KOMPIUTERIO ATMINTIS
Turinys:
Sinchroninė atmintis: SDRAM ir DDR SDRAM 3
SDRAM atminties pagrindiniai parametrai: 5
EDO atmintis 6
DA ypatybės 8
Literatūra: 10Sinchroninė atmintis: SDRAM ir DDR SDRAM
Sinchroninės dinaminės SDRAM (Synchronous DRAM) atminties mikroschemos yra konverizuoti įrenginiai, kurie įprastų ląstelių pagrindu (prieities laikas 50-70 ns) užtikrina 5-1-1-1 ciklą esant 100 Mhz ir daugiau magistralės dažniui. Pagal savo sudėtį SDRAM prievadas panašus į paprastą dinaminę atmintį: išskyrus įėjimų sinchronizacijas, čia yra ir multipleksinė adresų magistralė linijos RAS# CAS# WE# (įrašymo leidimas) ir duomenų linijos visi signalai formuojami pagal teigiamų sinchro impulsų perkryčių, kurių valdomų signalų kombinacijos kiekviename takte formuoja tam tikrą komandą. Su šiomis komandomis organizuojamos toks pats eiliškumas vidinių signalų RAS CAS FPM atminčiai. Duomenys, sukurti pirmam įrašymo perdavimui nustatomi kartu su komanda WR. Sekančiais taktais persiduoda duomenys likusiems perdavimams. Pirmieji skaitymo paketo duomenys magistralėje pasirodo po tam tikro taktų kiekio po komandos. Šis kiekis, vadinamoje CAS Latency (CL), nustatomas priėjimo laiku TCAC ir taktų dažnių. Like duomenys perduodami sekančiais taktais. Regeneracija (ciklas CBR su vidiniu regeneruojamos eilutės adresso skaitikliu) vykdoma komandos REF, kurią galima įvesti tik esant ramybės būsenai (idle) visom saugyklom.
Signalas I/O Paskirtis
CLK I Clock Input – sinchronizacija vyksta teigiamuose perkirčiuose
CKE I Clock Enable – sinchronizacija (aukštu lygiu). Žemas lygis perveda mikroschemą į rėžimą Power Down, Suspend arba Self Refresh
CS# I Chip Select – komandų dekodavimas (žemas lygis). Esant aukštam lygiui, komandos nebekoduojamos, bet pradėtų komandų vykdymas tęsiamas
RAS#, CAS#, WE# I Row Address Strobe, Column Address Strobe, Write Enable – signalai, nusakantys operacijas (komandos kodas)
BS0, BS1 ar BA0, BA1 I Bank Select arba Bank Address – talpos saugyklos pasirinkimas, kuriam adresuojamos komandos
A[0:12] I Address – adreso multipleksinė magistralė. Cikluose Bank Activate nustato eilutės adresą. Cikluose Read/Write linija A[0:9] ir A11 nustato stulpelio adresą. Linija A10 cikluose Read/Write įjungia automatinio išankstinio pakrovimo režimą
DQX I/O Data Input/Output – Dviejų krypčių duomenų linija
DQM I Data Mask – duomenų maskavimas. Skaitymo cikle aukštas lygis perjungia duomenų magistralę (vykdomas per 2 taktus). Užrašymo cikle aukštas lygis uždraudžia esamų duomenų įrašymą, žemas – leidžia
VSS, VDD – Branduolio maitinimas
VSSQ, VDDQ – Branduoliai izoliuoti nuo maitinimo, trukdžiams mažinti
Iš pirmo žvilgsnio šiame aprašyme nesimato jokių SDRAM privalumų lyginant su BEDO. Vis tik tai sinchroninė sąsaja lyginant su vidine didelės talpos saugyklos organizavimu suteikia galimybe padidinti atminties darbo našumą, esant dideliam kreipimusi skaičiui. Čia turima omeny šiuolaikinių procesorių sugebėjimą formuluoti sekančias užklausas į atmintį, nelaukiant prieš tai vykdytų rezultatų, o taip pat nelaukiant ankstesnių įrenginių – pagrindinių magistralių (PCI, AGP) į SDRAM po eilutės išrinkimo (talpos saugyklos aktivizavimo) ją galima uždaryti ne iš karto, o po eilės kreipimosi į elementus įvykdymo. Šie kreipimaisi bus vykdomi greičiau kadangi jiem nebūtini komandų perdavimai ir TRC laukimai. Maksimalus atviras eilutės užlaikymas yra apribojimas regeneracijos periodu. Galimybė dirbti su atvira eilute buvo panaudota jau FPM DRAM vis tik SDRAM rėžime galima aktyvuoti eilutes keliose talpos saugyklose – kiekvieną ACT komanda. Šis ypatumas slepiasi žodžiuose “ Single-pulsed RAS interface” pagrindinį SDRAM ypatumu perskaičiavimu. Eilutę galima aktyvuoti esant bet kokiai operacijai su kita talpos saugykla. Reikalaujamos talpos saugyklos kreipimasis į atvirą eilutę yra vykdomas RD ir WR komandomis, išskyrus stulpelio adresą, figūruoja ir talpos saugyklos numeris. Be to galima laikyti atidarytas eilutes talpos saugyklose apjungtuose bendra atminties magistrale, adresavimui yra naudojamos CS# linijos.
SDRAM atminties pagrindiniai parametrai:
Leidžiamas taktinis dažnis;
CL (Cas Latency) – paslėptų taktų skaičius (2 arba 3);
T RCD – RAS – CAS užlaikymas, išreikštas taktais (2arba3);
TRP – išankstinio pakrovimo laikas;
TRC – minimalus ciklo kreipinys į vieno banko eilutę;
TAC – duomenų pasirodymo užlaikymo laikas.
SDRAM taktų dažnis naudojamas OZU PC – kompiuteriuose, yra trys gradacijos: PC66 (ankščiau jos taip nevadino todėl, kad kitų nebuvo), PC 100 ir PC 133 maksimaliems dažniams 66.6, 100 ir 133 MHz. Jų pagrindiniai parametrai duoti lentelėje:
Klasifikacija CL TRCD TRP TRC Pastabos
PC66 3
2 2
2 3
2 8
7 Lėtasis variantas
Pats greičiausias variantas
PC100 3
3
2 3
2
2 3
2
2 8
7
7 Lėtasis variantas
Vidutinis variantas
Pats greičiausias variantas
PC133 3
3
2
2 3
2
3
2 3
2
2
2 9
8
8
8 Lėtasis variantas
Vidutinis variantas
Vidutinis variantas
Pats greičiausias variantas
Daugelyje 486 ir „Pentium“ kompiuterių yra naudojama EDO (Extended Data Out) darbinė atmintis. Ji gali veikti iki 50 MHz magistralėse ir būna 70, 60 arba 50 ns spartos. EDO atmintis yra spartesnė už
FPM, nes informacija iš kito atminties adreso gali būti rengiama skaitymui dar nebaigus procesoriui pasiimti duomenų iš anksčiau pateikto adreso.
EDO atmintis
EDO atmintis gana ilgai karaliavo rinkoje. Net atsiradus dar spartesnei SDRAM atminčiai buvo bandoma tobulinti EDO technologiją, nes naujoji SDRAM atmintis buvo palyginti brangi. Buvo sukurta BEDO („Burst EDO“, srauto EDO) atmintis. Joje išvis buvo panaikintas anksčiau taikytas atminties valdiklio modelis, nes šis privalėdavo laukti, kol duomenys bus visiškai paruošti, prieš siųsdamas juos sistemos procesoriui. BEDO atmintis buvo beveik dvigubai spartesnė už FPM atmintį ir iki 50% spartesnė už paprastą EDO. Nepaisant gerokai padidintos spartos, BEDO technologija pralaimėjo konkurencijos varžybas SDRAM. Kompiuterio valdymo mikroschemų gamintojai nenorėjo kurti kelių skirtingų mikroschemų rinkinių (chipsets) vien todėl, kad dalis kompiuterių naudos SDRAM, o kiti – BEDO DRAM.
Visi iki šiol minėti atminties tipai priskiriami asinchroninės atminties kategorijai. Jie veikia savo pačių dažniais ir su procesoriumi nėra sinchronizuojami. Norėdami padidinti procesoriaus ir atminties magistralių spartą turime kaip nors išspręsti ir sinchronizavimo problemą. Jos sprendimas pasirodė ganėtinai sudėtingas, tad rinkoje SDRAM atsirado po ilgo kūrimo ir bandymų periodo.
SDRAM labai skiriasi nuo ankstesnių atminties tipų. Ji yra sinchronizuojama su magistralės (ir kartu procesoriaus) dažniu, tad ir SDRAM sparta nurodoma ne nanosekundėmis, o megahercais. Pardavėjų kainoraščiuose dažniausiai pamatysite 66, 100 ir 133 MHz SDRAM modulius. Palyginti su ankstesniųjų tipų atmintimi, apytikriai galima teigti, kad 66 MHz SDRAM sparta yra 13 ns, 100 MHz – 10 ns, o 133 MHz – 6 ns. SDRAM atmintyje daugiau laiko sugaištama informacijos paruošimui perduoti, tačiau pabaigus šį darbą duomenys į procesorių perduodami labai didelės spartos nuosekliu srautu.