Komp atmintys
5 (100%) 1 vote

Komp atmintys

11213141516171

Pagrindinė puslaidininkinė atmintis

Senesniuosiuose kompiuteriuose labiausiai paplitusi pagrindinės kompiuterio laisvosios kreiptie; atminties forma buvo feromagnetinių toroidų, vadintų šerdimis (branduoliu) {core}, ir laidininkų matricos Būtent todėl pagrindinė atmintis buvo vadinama ,,korine“, t. y. pastoviai asocijuojama su šerdimis, ši: terminas vartojamas iki šiol. Laikui bėgant nuslaidininkinė .atmintis nukonkuravo ,,korinę“ atmintį. Dabar puslaidininkinių mikroschemų naudojimas pagrindinei atminčiai yra universalus. Tolesniame poskyryje pateikta pagrindiniai puslaidininkinės atminties technologijos aspektai.

Laisvosios kreipties puslaidininkinės atminties tipai

Visi šiame skyriuje aprašyti atminties tipai yra laisvosios kreipties, t. y. bet kuris atminties žodis tiesiogiai pasiekiamas esant adresavimo mechanizmui.

3.2 lentelėje pateikti pagrindiniai puslaidininkinės atminties tipai. Labiausiai paplitęs – laisvosios kreipties atmintis (Random Access Memory, RAM}. Savaime aišku, kad tai įsigalėjusios terminijos klaida, nes visi lentelėje pateikti atminties tipai yra laisvosios kreipties. Vienas iš svarbiausių RAM ypatumų yra tai, kad duomenis iš atminties galima skaityti, o tada lengvai ir greitai rašyti į atmintį naujus. Rašant ir skaitant naudojami elektriniai signalai.

3.2 lentelė. Puslaidininkinės atminties tipai

Atminties tipas

Katėgorija

Išvalymas

Rašymo mechanizmas

Priklausomybė nuo elektros energijos

laisvosios kreipties atmintis {RAM}

skaitymo ir rašyrao atmintis

elektra, baitų lygmeniu

elektrinis

priklausoma

pastovioji atmintis (tik skaitoma) {ROM}

tik skaitoma atmintisneįmanomas

šablonai {Masks}

nepriklausoma

programuojamoji pastovioji atmintis {PROM}

elektrinis

trinioji {Erasable} programuo-jamoji atmintis {EPROM}

daugiausia

skaitoma atmintis

{Read mostly memory}

ultravioletine šviesa, mikroscfieinos lygmeniu,,Fleš“ {Flash} atmintis

elektra, diiomenų blokų lygmenįuelektra išvaloma programuo-jamoji atmintis {EEPROM}

elektra, baitų lygmeniuKitas svarbus bruožas yra tai, kad RAM priklauso nuo elektros energijos. RAM turi būti nuolat maitinama elektros energija. Jei maitinimas nutruks, visi duomenys iš atminties dings. Todėl RAM gali būti naudojama tik kaip trumpalaikis duomenų kaupiklis.

RAM technologija skiriama į dvi: statinę ir dinaminę. Dinaminė RAM {DRAM} sudaryta iš ląstelių, kuriose duomenys saugomi kaip kondensatoriaus elektros krūvis. Krūvio egzistavimas ar neegzistavimas interpretuojamas kaip binariniai atitinkamai 1 arba 0. Kadangi kondensatoriai gali natūraliai išsikrauti, dinaminei RAM būtinas periodinis elektros krūvių regeneravimas. Statinėje RAM {SRAM} duomenys saugomi pagal tradicinę trigerių loginę {flip-flop logic-gate} konfigūraciją. Statinė RAM duomenis saugo tol, kol maitinama elektra.

Abi – ir statinė, ir dinaminė RAM atmintys priklauso nuo elektros energijos. Dinaminės atminties ląstelės schemotechniškai (ir technologiškai) paprastesnės, vadinasi, ir mažesnės negu statinės atminties ląstelės. Taigi dinaminė RAM tankesnė ir pigesnė nei statinė RAM. Kita vertus, dinaminei RAM būtinos regeneravimo grandinės. Didelės talpos atminties regeneravimo grandinių (bendrų visiems DRAM moduliams) papildoma fiksuota kaina kompensuojama mažos dinaminės RAM ląstelių kaina (santykinė

E.

regeneravimo grandinių kaina mažėja didėjant atminties talpai). Todėl dinaminė RAM atitinka didelės talpos atminties reikalavimus. Tačiau statinės RAM moduliai šiek tiek spartesni už dinaminius.

RAM priešybė yra tik skaitomos atminties įrenginys {Read Only Memory – ROM}. Kaip išplaukia iš pavadinimo, ROM talpina duomenis, kurie negali būti pakeisti. Į ROM neįmanoma rašyti naujų duomenų. Svarbi ROM naudojimo sritis yra mikroprogramavimas. Kitos potencialios saugojimo funkcijos:

• Dažniausiai naudojamų paprogramių bibliotekos.

• Sisteminės programos.

• Funkcijų lentelės.

ROM privalumas yra tai, kad saugomos programos arba duomenys pagrindinėje atmintyje esti nuolat ir nereikia jų perkelti iš antrinių kaupiklių.

ROM gaminama kaip ir kitos integrinės mikroschemos – su duomenimis, šie iš karto talpinami į mikroschemą ją gaminant. Dėl to kyla keletas problemų:

• Kai duomenys įrašomi, didėja kaina, nes paprastai gaminama tik šimtai ar tūkstančiai vienodų mikroschemų (bet ne milijonai).

• Negalima daryti klaidų. Jeigu nors vienas bitas bus klaidingas, visas pagamintas mikroschemas teks brokuoti.

Kadangi ROM modulių su iš anksto įrašytomis programomis reikia nelabai daug, kaip pigesnė

alternatyva naudojama PROM { Programmable ROM}. Kaip ir ROM, PROM nepriklausoma nuo elektros

energijos ir gali būti įrašoma tik vieną kartą. Įrašymo procesas pagrįstas elektra ir gali būti atliekamas bet

kuriuo laiko momentu vėliau jau pagamintoje mikroschemoje. Savaime aišku, kad tokiam rašymui arba

,,programavimui“ reikalinga speciali įranga. PROM atitinka lankstumo ir patogumo reikalavimus.

Kitas ROM variantas yra atmintis, pritaikyta pagrindinai skaitymui. Ji naudojama programose, kuriose skaitymo procesai vyksta žymiai dažniau negu rašymo, bet kur būtina nuo elektros energijos nepriklausoma atmintis. Esti trys tokios atminties formos – EPROM, EEPROM ir ,,fleš“ atmintis {flash
memory}.

Optiškai valoma programuojamoji pastovioji (tik skaitoma) atmintis {Erasable Programmable Read Only Memory – EPROM} skaitoma ir įrašoma elektra kaip PROM. Tačiau prieš įrašymo operaciją visi duomenys tūri būti ištrinti mikroschemą apšviečiant ultravioletine šviesa. Trynimo procesas gali būti pakartotas kelis kartus. Kiekvienas trynimas trunka apie 20 min. Taip EPROM turinys gali būti pakeistas daug kartų. EPROM brangesnė už PROM, privalumas – daugkartinio atnaujinimo galimybė.

Patrauklesnė dažniausiai skaitomos atminties forma yra elektra valoma programuojama pastovioji (tik skaitoma) atmintis {Electrically Erasable Programmable ROM – EEPROM}. Tai atmintis pagrindinai skaitymui, kuri gali būti įrašyta neištrynus, keičiant tik tuos’baitus, kurie turi būti pakeisti. Rašymo operacija vyksta ilgiau negu skaitymo, apie šimtus mikrosekundžių per vieną baitą. EEPROM būdingos savybės: nepriklausomumas nuo elektros energijos ir perprogramayimo galimybė mikroschemos montavimo vietoje, naudojant magistralės valdiklį bei adresų ir duomenų linijas. EEPROM brangesnė už EPROM, o jos santykinė talpa mažesnė.

Naujausia puslaidininkinės atminties rūšis yra ,,fleš“ atmintis {flash memory}, pavadinta taip todėl, kad gali būti labai greitai perrašyta (perprogramuota). Pirmą kartą ,,fleš“ atmintis pritaikyta XX a. 9-ojo dešimtmečio viduryje. Pagal kainą ir funkcionalumą ji tarpinė tarp EPROM ir EEPROM. Kaip ir EEPROM, ,,fleš“ atmintyje taikoma elektrinio trynimo technologija. Visa kompiuterio ,,fleš“ atmintis gali būti ištrinta per 1..10 s, o tai žymiai greičiau negu EPROM. Yra galimybė trinti ne visą atmintį, o tik tam tikrus duomenų blokus. Tačiau ,,fleš“ atmintis neužtikrino trynimo tam tikrų baitų lygmeniu. Kaip ir EPROM, ,,fleš“ atmintis pagrįsta vieno tranzistoriaus skyrimu vienam bitui saugoti, o tai didelis tankis, palyginti su EEPROM.

Puslaidininkinės atminties sandara K

Pagrindinis puslaidininkinės atminties elementas yra atminties ląstelė. Nepaisant to, kad įvairių technologijų daug, visos puslaidininkinės atminties ląstelės turi keletąbendrų savybių. Jos gali būti:

• vienos iš dviejų stabilių loginių būsenų, taikytinų binariniam 1 arba 0 pavaizduoti.

• įrašytos (nors vieną kartą) – nustatytos įtam tikrą loginę būseną. , ,

• nuskaitytos siekiant sužinoti jų loginę buseną.

Žemiau pateikta dvi galimos operacijos su atminties ląstelėmis. Paprastai ląstelė turi tris funkcionalius kontaktus elektriniams signalams priimti arba išsiųsti (valdymo organus). Pasirinkimo kontaktas {select terminal}, kaip matyti iš pavadinimo, nurodo konkrečią atminties ląstelę įrašymo arba skaitymo operacijai. Valdymo kontaktas {control terminal} nurodo, kuri operacija bus vykdoma – skaitymo ar rašymo. Rašymui į trečiąjį kontaktą tiekiama loginį 1 arba 0 atitinkanti įtampa. Skaitymo metu iš šio kontakto gaunamas atitinkamas ląstelėje įrašyto bito įtampos lygis. Vidinės atminties sutvarkymas, funkcionaviinas, laiko diagramos priklauso nuo taikytos technologijos ir yra aprašyti šių technologijų specifikacijose. Nagrinėdami toliau tarkime, kad kiekviena atminties ląstelė gali būti pasirinkta skaitymui arba rašymui.

Loginė atminties mikroschemų struktūra «

Kaip ir kiti mikroscheminiai produktai puslaidininkinė atmintis kuriama kompaktinėse mikroschemose. Kiekvienoje mikroschemoje yra atminties ląstelių masyvas. Taikant dabartines technologijas, plačiai paplitusios 16 Mbit mikroschemos, greitai bus laisvai pasiekiamos 256 Mbit.

Nagrinėjant atminties hierarchiją kaip visumą, matyti, kad tarp atminties spartos, talpos ir kainos yra tam tikras ryšys. Jis įžvelgiamas ir analizuojant atminties ląstelių struktūrą bei mikroschemų funkcionavimo logiką. Projektuojant puslaidininkines atminties mikroschernas, vienas iš pagrindinių įvertinimo kriterijųyra duomenų bitų, kurie gali būti perskaityti ar įrašyti tam tikru laiko momentu, skaičius. Vienas kraštutinumas -tokia atminties sandara, kai fizinis ląstelių išdėstymas atitinka loginį žodžių išsidėstymą atmintyje (tarsi kaip tai ,,atrodo“ procesoriui). Šiuo atveju, masyvas sudarytas iš W žodžią po B bitų kiekviename. Pavyzdžiui, 16 Mbitų mikroschema gali būti organizuota kaip t M (220 = 1 048 576) 16-os bitų žodžių. Kitas kraštutinumas – vadinamasis vieno bito organizavimas {one-bit-per-chip}, kai duomenys per tam tirą laiko momentą skaitomi ar rašomi po vieną bitą. Toliau atminties mikroschemų organizavimą iliustruosime DRAM pavyzdžiu; ROM mikroschemų organizavimas yra toks pat, net paprastesnis.

3.6 pav. pavaizduota tipinis 16-os Mbitų DRAM mikroschemų organizavimas. Čia vienu metu gali būti skaitomi arba rašomi 4 bitai. Todėl atminties masyvas sudarytas iš keturių kvadratinių matricų 2048 x 2048 elementų. Bendruoju atveju galimas įvairus fizinis elementų išdėstymas. Tačiau bet kuriuo atveju masyvo elementai sujungti horizontaliomis (eilutės) ir vertikaliomis (stulpeliai) linijomis. Kiekviena horizontali linija sujungta su eilutės kiekvienos ląstelės išrinkimo kontaktu; kiekviena vertikali linija – su stulpelio kiekvienos ląstelės duomenų įvesties/išvesties kontaktu.

Adresų linijose nurodomas išrinkto žodžio adresas. Iš viso reikalingos log2W (arba 2W) linijos. Mūsų pavyzdyje reikalingos 11
kad galima būtų išrinkti vieną iš 2048 eilučių. Šios 11 linijų sueina į eilučių dešifratorių, kuriame yra 11 įėjimo ir 2048 išėjimo linijos. Dešifratoriaus logika suaktyvina vieną iš 2048 išėjimų pagal bitų kombinaciją 11-oje įėjimo linijų (211 = 2048).

Be to, 11 linijų išrenka vieną iš 2048 stulpelių po keturis bitus stulpelyje. Keturiems duomenų bitams į duomenų buferį įvesti arba iš jo išvesti naudojamos keturios duomenų linijos. Duomenis įvedant (rašant) bitų tvarkyklė kiekvieną bitų liniją pagal duomenų linijos reikšmę nustato į 0 arba 1. Duomenis išvedant

3.6 pav. Tipiška 16-os Mbit (4 M x 4) DRAM mikroschemos struktūra ‘

(skaitant), kiekvienos bitų linijos reikšmė yra praleidžiama pro skaitymo stiprintuvą ir perduodama į atitinkamas duomenų linijas. Eilučių linija išrenka, kuri ląstelių eilutė naudojama skaitymui ar rašymui.

Kadangi į šią DRAM mikroschemą gali būti nuskaityti ar įrašyti tik 4 bitai, tam, kad galima būtų nuskaityti ar įrašyti į magistralę visą duomenų žodį, keletas tokių DRAM turi būti sujungtos su atminties valdikliu.

Pastebėtina, kad čia yra tik 11 adresų linijų (AO – AIO), t. y. tik pusė to, ko reikia 2048×2048 masyvui. Taip yra padaryta siekiant sumažinti mikroschemos kontaktų skaičių. 22 būtinos adresų linijos praeina pro išrinkimo logiką kažkur mikroschemos išorėje ir ten multipleksuojamos į 11 adresų linijų. Pirma 11 adresų signalai ateina į mikroschemą, apibrėždami eilutės adresą masyve, o tada kiti 11 adresų signalai nurodo stulpelio adresą. Mikroschemos sinchronizavimui užtikrinti šie signalai yra sujungti su eilutės adreso signalu {RAS – Raw Address Select} ir stulpelio adreso signalu {CAS – Column Address Select}.

Galima paminėti, kad multipleksuotas adresavimas ir kvadratinių masyvų taikymas kiekvienoje naujoje mikroschemų kartoje padidina atminties talpą per keturis kartus. Kiekvienas papildomas mikroschemos kontaktas dvigubina eilučių ir stulpelių skaičių, todėl atminties mikroschemos talpa padidėja 4 kartus (2 x 2). Iki šiol buvo būtent tokios kas trejus metus tobulėjančios mikroschemų kartos: 1 K, 4 K, 16 K, 64 K, 256 K, 1M, 4M, 16 M, 64 M…

3.6 pav. taip pat matyti atminties regeneravimo schemų taikymas. Visos DRAM mikroschemos sudarytos iš elementarių elektros kondensatorių ir todėl tam, kad jos veiktų, būtinos regeneravimo procedūros. Paprasčiausias regeneravimo metodas – sustabdyti informacijos iš mikroschemos išrinkimą, kol yra regeneruojamos visos duomenų ląstelės. Regeneravimo skaitiklis iš eilės pereina per visas eilučių ląsteles. Kiekvienoje eilutėje išėjimo linijos iš regeneravimo skaitiklio sujungiamos su eilučių dešifratoriumi ir taip suaktyvinama tam tikra RAS linija. Tai užtikrina kiekvienos ląstelės regeneravimą.

3. 4. Atminties mikroschemų korpusai

Kaip žinia, integrinė schema montuojama korpuse, kuriame yra išvadai,, kad vyktų kontaktai su išore.

3.7 pav. a parodytas EPROM mikroschemos korpuso pavyzdys; tai 8 Mbit mikroschema, organizuota pagal 1 M x 8 schemą. Šiuo atveju tai yra vieno žodžio mikroschemos standartinis korpusas su 32 kontaktais. Kontaktai atitinka tokias signalo linijas:

.• leškomų žodžių adresai. 1 M žodžiui iš viso reikia 20 (220 = 1M) kontaktų (AO – A19).

• Nuskaitytų duomenųlinijos (DO-D7).

• Maitinimas (Vcc).

• Mikroschemos išrinkimo {CE — Chip Enable} kontaktas. Kadangi prie tos pačios duomenų magistralės gali būti prijungtos kelios mikroschemos, CE signalas rodo, ar teisingas mikroschemos adresas. CE kontaktą suaktyvina logika, susijusi su aukštesniais adresų magistralės bitais (t. y. adresų bitais, didesniais už A19).

• Programavimo įtampa (Vpp), tiekiama tik esant programavimo režimui (įrašymo operacijos).

16 Mbit DRAM mikroschemos, organizuotos pagal 4 M x 4 schemą, kontaktų tipinė konfigūracija

parodyta 3.7 pav. b. Palyginti su ROM mikroschema, čia yra keletas skirtumų. Kadangi RAM mikroschemos

turinys gali būti keičiamas, duomenų kontaktai yra dviejų krypčių (įvesčiai ir išvesčiai). Rašymo leidimo

{WE – Write Enable} ir skaitymo leidimo {OE – Output Enable} kontaktuose nustatoma, ar tai yra

skaitymo, ar rašymo operacija. Kadangi DRAM mikroschemose saugoma informacija prieinama per

atitinkamas eilutes ir stulpelius, ir adresas yra multipleksuotas, 4 M eilučių ir stulpelių kombinacijoms (211 x

211 = 222 = 4 M) aprėpti pakanka tik 11 adresų kontaktų. Eilutės adresų išrinkimo (RAS) ir stulpelių adresų

išrinkimo (CAS) funkcijos aptartos anksčiau.

Atminties mikroschemų modulių sandara ~.

Tuo atveju, jei kompiuterio atmintyje RAM mikroschema atitinka vieną žodžio bitą, mikroschemų reikia turėti tiek, kiek bitų yra žodyje. Pavyzdžiui, 3.8 pav. parodyta, kaip gali būti sudarytas 256 K 8 bitų žodžio

atminties modulis. 256 K žodžiams reikalingas ISbitų adresas (2 =262144), jis siunčiamas į mikroschemą iš tam tikro išorinio šaltinio (t. y. iš magistralės, prie kurios prijungtas šis atminties modulis, adresų linijų). Adresas siunčiamas į 8-ias 256 K x 1 bit mikroschemas, iš kurių kiekviena užtikrina 1 bito įvedimą/išvedimą.

Ši sandara gera tik tuo atveju, kai atminties talpa lygi bitų mikroschemoje skaičiui. Jei atmintis turi būti talpesnė, reikia atitinkamos mikroschemų
matricos. 3.9 pav. parodyta galima 1 M 8 bitų žodžio atminties sandara (iš viso 1 Mbaitas). Šiuo atveju yra keturi mikroschemų stulpeliai, kiekviename iš jų 256 K žodžių. Stulpeliai išdėstyti, kaip parodyta 3.8 pav. 1 M žodžių adresuoti reikia 20 adresų linijų. Nagrinėjamu atveju 18 žemesniųjų bitų yra nukreipti į visus 32 modulius. Aukštesnieji 2 bitai sujungti su grupės išrinkimo logikos moduliu. Pastarasis siunčia mikroschemos išrinkimo signalą (CE) į vieną iš keturių modulių stulpelių (grupių).

Progresyvios operatyviosios atminties technologijos

Antrajame skyriuje buvo minėta, kad kritiškiausia našumo atžvilgiu kompiuterio sistemos vieta, kai naudojami didelio našumo procesoriai – įvairūs interfeisai, tarp jų – ir pagrindinės atminties. Šis interfeisas taip pat yra svarbiausia keitimosi duomenimis vidinėje kompiuterio sistemoje magistralė. Svarbiausia pagrindinės atminties dalis tebėra DRAM mikroschema. Per pastaruosius 20 metų iki šiol DRAM architektūroje reikšmingų pakitimų neįvyko. Tradiciškai DRAM mikroschemą sudaro jos vidinė architektūra ir išorinis interfeisas su procesoriaus/atminties magistrale.

Ketvirtajame skyriuje bus nagrinėjamas vienas mėginimas išspręsti operatyviosios atminties problemą. Tarp procesoriaus ir pagrindinės atminties gali būti įterpta vieno arba kelių lygmenų spartinančioji atmintis (,,kešas“) {cache}, sudaryta iš statinės atminties {SRAM} mikroschemų.

Per pastaruosius keleris metus buvo nemažai bandymų pagerinti bazinę DRAM architektūrą. Tačiau iki šiol nėra aišku, kurie iš jų bus pripažinti standartais. Šiame poskyryje apžvelgsime kelias naujas DRAM technologijas.

Patobulintoji operatyvioji atmintis – Enhanced DRAM

Bene paprasčiausia iš visų naujų DRAM architektūrų – patobulintoji dinaminė atmintis {Enhanced DRAM – EDRAM}, sukurta ,,Ramtron“ firmoje [3]. EDRAM mikroschemoje į kiekvieną DRAM kristalą integruota nedidelė labai sparti tarpinė atmintis {SRAM cache} ,,kešas“.

3.15 pav. parodyta 4 bitų EDRAM struktūrinė schema. Tarpinė atmintis pagal šią schemą įsimena paskutinės nuskaitytos eilutės turinį; jos talpa – 2048 bitai arba 512-a 4 bitų grupės. Komparatorius įsimena paskutinės skaitytos eilutės 11 bitų adresą. Jei kreiptis – į tąpačią eilutę, ji bus nuskaityta tiesiog iš tarpinės atminties.

EDRAM struktūra turi ir kitų ypatumų, užtikrinančių jos galimybes. Pvz., regeneravimo operacija gali būti vykdoma kartu su duomenų skaitymu iš tarpinės atminties, taip mažinama trukmė, per kurią operatyviosios atminties elementai yra neprieinami. Taip pat pažymėtina, kad iš tarpinės atminties skaitoma ir tuo metu išėjimo prievade esanti eilutė nepriklauso nuo rašymo į atmintį operacijos. Taigi įmanomas duomenų skaitymas iš tarpinės atminties (,,kešo“) ir rašymas į atmintįtuo pačiu metu.

,,Ramtron“ firmos atlikti tyrimai i;odo, kad EDRAM atminties galimybės yra geresnės už analogiškas įprastos DRAM su talpesne išorine spartinančiaja atmintimi.

Spartinamoji operatyvioji atmintis – Cache DRAM

Spartinamoji operatyvioji atmintis {Cache DRAM – CDRAM} sukurta ,,Mitsubishi“ kompanijoje [4], jos struktūra panaši į EDRAM. CDRAM atmintyje tarpinė atmintis (,,kešas“) yra talpesnė negu EDRAM -16 K bitų vietoj 2 K. Statinė tarpinė atmintis CDRAM atmintyje gali būti panaudota dviem būdais. Pirma, -kaip tikra spartinančioji atmintis (,,kešas“) iš 64 bitų eilučių. Tai yra esminis, palyginti su EDRAM, skirtumas. EDRAM tarpinė atmintis organizuota kaip ištisas blokas, kuriame talpinama paskutinė nuskaityta eilutė. Tarpinės atminties veikimas CDRAM atmintyje efektyvesnis, kai vykdomos įprastos atsitiktinės kreiptys į atmintį. Statinė tarpinė atmintis CDRAM atmintyje gali būti naudojama ir kaip buferis, užtikrinantis duomenų blokų sekos kaitą. Pvz., regeneruojant displėjaus taškinį vaizdą {bit-mappedl screen}, CDRAM gali iš anksto patalpinti duomenis iš DRAM į SRAM buferį. Tada kita kreiptis į atmintį bus vykdoma tik į SRAM tarpinę atmintį.

•'“••••- ••–•• . _£•

Sinchroninė operatyvioji atmintis – Synchronous DRAM

Visiškai kitaip bandoma gerinti DRAM galimybes kelių kompanijų’ pastangomis sukurtoje [5] vadinamojoje sinchroninėje operatyviojoje atmintyje {Synchronous DRAM – SDRAM}.

Skirtingai nuo įprastos asinchroninės DRAM atminties, SDRAM duomenimis su procesoriumi keičiasi sinchroniškai pagal išorinį procesoriaus taktavimo signalą, užtikrindama didžiausią procesorius/atmintis magistralės spartąbe laukimo stadijų.

Įprastos DRAM atminties atveju procesorius į atmintį siunčia tam tikrą adresą ir valdymo signalus, taip ,,pranešdamas“, kad duomenys iš tam tikros ląstelės atmintyje turi būti nuskaityti arba į ją įrašyti. Praėju; nustatytai delsai (kreipties trukmė) duomenys į DRAM rašomi arba skaitomi iš jos. Kreipimosi periodo meti DRAM atmintyje vykdomos įvairios vidinės funkcijos, pvz., suaktyvinamos elektrinių talpų eilučių i: , stulpelių linijos, išimami duomenys ir siunčiami išorėn per išvesties buferį. Procesorius turi užtikrinti būtins delsą, taip lėtindamas kompiuterizuotos sistemos veikimą.

Kai
sinchroninė, SDRAM atmintis duomenis kaitalioja pagal sisteminio generatoriaus signalus Procesorius ar kitas valdymo įrenginys šiuo atveju nustato adresus ir jungia atitinkamus valdymo signalus kuriuos priima SDRAM atmintis. Tuomet SDRAM atitinkamai reaguoja į kreiptį tam tikru sisteminio generatoriaus impulsų skaičiumi. Valdymo įrenginys tuo metu gali vykdyti kitą uždavinį, o SDRAIV apdoroja kreiptį.

3.16 pav. parodyta vidinė SDRAM atminties struktūra. Adresų nustatymo laikui bei laikui, būtinan eilučių ir stulpelių talpų perkrovimui po pirmosios kreipties, eliminuoti SDRAM atmintis veikia paketinu režimu. Esant paketiniam režimui, duomenų bitų seka gali būti išsiųsta išorėn labai greitai, kai tik bu surastas pirmas bitas. Sis režimas labai efektyvus tuo atveju, jei reikalingi duomenų bitai išsidėstę nuoseklia toje pačioje atminties masyvo eilutėje, į kurią buvo nukreipta pirminė kreiptis.

Be to, SRAM organizuota pagal dvigubo banko vidinę architektūrą, tad galimybės lygiagretinti atmintie mikroschemas žymiai geresnės.

Kitas ryškus skirtumas tarp SDRAM ir įprastos DRAM atminties – režimo registras ir apibendrint valdymo logika, teikiantys galimybę optimaliai suderinti SDRAM specifiniam panaudojimui. Režimo registras nustato duomenų paketo, kurį sudaro tam tikri duomenų elementai, sinchroniškai atsirandantys magistralėje, ilgį. Esant šiam registrui programuotojas taip pat gali reguliuoti delsą tarp valdymo signalo ,,skaityti“ {read} atsiradimo ir duomenų siuntimo pradžios.

SDRAM atmintis veikia labai efektyviai, kai duomenų kaita vykdoma dideliais blokais, pvz., tekst procesoriuose, duomenų lentelėse ir multiterpės {multimedia} programose.

Rambus operatyvioji atmintis

Rambus operatyvioji atmintis {RDRAM} pavadinta ją sukūrusios ,,Rambus“ firmos [6] vardu. Joje radikaliai sprendžiama operatyviosios atminties pralaidumo juostos problema. RDRAM atminties kristalai išdėstyti vertikaliame korpuse su vienašoniais kontaktais. Atminties mikroschemų kristalai čia jungiami su procesoriumi 28 laidininkais, kurių ilgis neviršija 12 cm. Tokia magistralė gali adresuoti iki 320 RDRAM mikroschemų ir veikti 500 Mbit/s greičiu (asinchroninės DRAM – tik 33 Mbit/s).

Specializuota RDRAM magistralė nustato adresus ir jungia valdymo signalus, taikydama specialų

asinchroninį į blokus orientuotą protokolą. Praėjus pirmoms 480 kreipties laiko nanosekundėms šis

protokolas užtikrina 500 Mbit/s spartą. Toks greitis pasiekiamas dėl magistralės konstrukcijos, impedansų

suderinimo, visų signalų stabilumo ir tikslumo. Palyginti su įprastaja DRAM, kuri valdoma RAS, CAS, R/W

ir CE signaliį RDRAM atmintyje kreiptis vykdoma sparčiąja magistrale, o pačioje kreiptyje yra būtinas

adresas, veikimo režimas ir baitų vienoje duomenų kaitos operacijoje skaičius.

Operatyviosios atminties grandys-RamLink —

Radikaliausieji pakeitimai, palyginti su įprasta DRAM atmintimi, įgyvendinti operatyviosios atminties grandyje – RamLink [7]. Šio pobūdžio atmintis yra IEEE darbinės grupės produkto, kuris vadinamas Scalable Coherent Interface – SCI, dalis. RamLink atminties koncepcija labiau siejasi su procesoriaus/atminties interfeisu negu vidine DRAM mikroschemų architektūra.

RamLink iš tikrųjųyra atminties interfeisas, kuriame naudojamos žiedu sujungtos porinės jungtys (point-to-point} (3.17 pav. a). Šio žiedo duomenų kaitos srautas valdomas atminties valdiklio, siunčiančio pranešimus į DRAM elementus, kurie šiuo atveju žiediniame tinkle veikia kaip įvairūs mazgai. Keitimasis duomenimis vykdomas specialiais paketais (3.17 pav. b).

Kreipčių paketai inicijuoja atminties transakciją. Jie siunčiami valdiklio ir turi komandos antraštę, adresą, kontrolinę sumą ir, rašymo komandos atveju, duomenis, kurie turi būti išsaugoti. Komandos antraštėje yra informacija apie duomenų tipą, dydį bei kontroliniai duomenys ir netgi atsako trukmė, arba maksimalus laikas, reikalingas pavaldžiojo DRAM elemento atsakui. Tarp kontrolinių duomenų yra bitas, nurodantis, kad bus vykdomos kelios iš eilės kreiptys. Vienu metu vienas įrenginys gali vykdyti iki keturių transakcijų. Taigi

Esant skaitymui palankioms sąlygoms pavaldusis DRAM elementas siunčia atsako paketą, kuriame yra duomenys skaitymui. Kai sąlygos nepalankios, pavaldusis elementas siunčia pakartotinį paketą, kuris rodo, kiek reikia papildomo laiko transakcijai įvykdyti.

Vienas žymiausių RamLink atminties bruožų yra tai, kad ji užtikrina mastelinę architektūrą, kurią taikant

galima naudoti ir mažą, ir didelį DRAM elementų skaičių ir kuri visiškai neturi įtakos jų vidinei struktūrai.

RamLink atmintis išdėstyta žiedu taip, kad koordinuojama aibė DRAM elementų ir užtikrinamas atminties

valdiklio efektyvus interfeisas.

PC kompiuterių vidinės atminties loginė sandara

Pirmųjų IBM PC kompiuterių adresų erdvė buvo tik iki 1 M(210 = 1 048 576), išjų384K atsargoje pačiai kompiuterio sfttemai. Rezervuotos srities išdėstymas aukštesniojoje srityje (tarp 640 K ir 1 M), o ne žemesniojoje (tarp OK ir 384 K) nulėmė vadinamojo pagrindinės atminties barjero atsiradimą. Ir dabar kompiuterių kūrėjai negali suardyti pirmojo PC konfigūracijos, nepažeisdami suderinamumo principų, o tai lemia labai painiąšiuolaikiniųPC kompiuterių operatyviosios atminties stmktūrą.

Šiuo metu Jūs matote 51% šio straipsnio.
Matomi 3673 žodžiai iš 7226 žodžių.
Siųskite sms numeriu 1337 su tekstu INFO MEDIA (kaina 0,87 €) ir įveskite gautą kodą į laukelį žemiau:
Kodas suteikia galimybę atrakinti iki 100 straispnių svetainėje ir galioja 24 val.